叠层 | 电子创新网

1、射频板叠层结构

RF PCB单板的叠层结构除了要考虑射频信号线的阻抗以外，还需要考虑散热、电流、器件、EMC、结构和趋肤效应等问题，通常我们在多层印制板分层及堆叠中遵徇以下一些基本原则：

A) RF PCB的每层都大面积铺地，没有电源平面，RF布线层的上下相邻两层都应该是地平面。

即使是数模混合板，数字部分可以存在电源平面，但是 RF 区仍然要满足每层都大面积铺地的要求。

B) 对RF双面板来说，顶层为信号层，底层为地平面。

四层RF单板，顶层为信号层，第二层和第四层为地平面，第三层走电源、控制线。特殊情况在第三层可以走一些RF 信号线。更多层的RF 单板，以此类推。

C) 对于RF背板来说，上下两表面层都是地面，为了减小过孔及连接器的引起的阻抗不连续性，第二、三、四、五层走数字信号。

而其它靠底面的带状线层都是底面信号层。同样，RF 信号层上下相邻两层该是地面，每层都应该大面积铺地。

D) 对于大功率、大电流的射频板应该将RF 主链路放置到顶层并且用较宽的微带线连接。

10层PCB所有层总览。

进行铺铜后的所有层总体效果。

第一层：顶层，主要放置元器件和走信号线。

PCB叠层设计要遵从哪两个规矩？

由 cathy 提交于周五, 14 二月 2020 - 18:03

总的来说叠层设计主要要遵从两个规矩:

1.每个走线层都必须有一个邻近的参考层(电源或地层)。

2.邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容。

下面列出从两层板到八层板的叠层来进行示例讲解：

一、单面PCB板和双面PCB板的叠层

对于两层板来说，由于板层数量少，已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑;
单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因信号回路面积过大，不仅产生了较强的电磁辐射，而且使电路对外界干扰敏感。要改善线路的电磁兼容性，最简单的方法是减小关键信号的回路面积。

由 cathy 提交于周四, 13 二月 2020 - 17:21

确定最佳印刷电路板布局的关键之一是了解信号返回电流的实际流动方式和方向，大多数设计人员只考虑信号电流的流向(显然是在信号迹线上)，而忽略了返回电流所经过的路径。

为了解决上述问题，我们必须了解高频电流是如何在导体中流动的。

首先，最低阻抗的返回路径是在信号迹线正下方的平面上(不管这是电源还是地平面)，因为这提供了最低的电感路径，这也产生了最小的电流环路面积可能。

其次，由于“集肤效应”，高频电流不能穿透导体，因此高频时导体中的所有电流都是表面电流。

这种影响将发生在所有频率超过30MHz的1盎司铜层，因此，PCB中的平面实际上是两个导体而不是一个导体。

在平面的上表面会有电流，在平面的下表面会有不同的电流或者根本没有电流。

当现有返回路径出现不连续时，就会出现严重的EMC问题。这些不连续性导致回流电流在更大的回路中流动，从而增加了电路板的辐射，增加了相邻线路之间的串扰，造成波形失真。

此外，在恒阻抗pcb板中，返回路径的不连续性会改变线路的特性阻抗。

下面讨论最常见的返回路径不连续。

在高速PCB设计流程里，叠层设计和阻抗计算是登顶的第一梯。阻抗计算方法很成熟，不同软件的计算差别不大，相对而言比较繁琐，阻抗计算和工艺制程之间的一些"权衡的艺术"，主要是为了达到我们阻抗管控目的的同时，也能保证工艺加工的方便，以及尽量降低加工成本。

下面我们总结了一些设计叠层算阻抗是的注意事项，帮助大家提高计算效率。