跳转到主要内容

PCB设计阻抗不连续怎么办？别慌，看这里

cathy /

先来澄清几个概念，我们经常会看到阻抗、特性阻抗、瞬时阻抗。严格来讲，他们是有区别的，但是万变不离其宗，它们仍然是阻抗的基本定义：

a）将传输线始端的输入阻抗简称为阻抗；

b）将信号随时遇到的及时阻抗称为瞬时阻抗；

c）如果传输线具有恒定不变的瞬时阻抗，就称之为传输线的特性阻抗。

特性阻抗描述了信号沿传输线传播时所受到的瞬态阻抗，这是影响传输线电路中信号完整性的一个主要因素。

如果没有特殊说明，一般用特性阻抗来统称传输线阻抗。影响特性阻抗的因素有：介电常数、介质厚度、线宽、铜箔厚度。

<center><img src="http://mouser.eetrend.com/files/2020-10/wen_zhang_/100055177-108867-1.j…; alt=“”></center>

<strong>什么是阻抗连续</strong>

阻抗连续类似：

你们习惯了阻抗有问题就找板厂了吧？

由 cathy 提交于

<strong><font color="#004a85">公众号：高速先生（作者：黄刚）</font> </strong>

在硬件工程师和PCB工程师的潜意识里，只要是PCB走线阻抗出现了偏差，第一时间就会去和板厂的朋友们去喝喝茶聊聊天。这个时候高速先生悄悄的告诉你们，在对板厂的阻抗加工提出质疑之前，有没有稍微想过一下下有可能是设计的问题呢？

一般来说，单纯PCB走线的阻抗控制出了问题，的确十有八九是由于板厂对加工管控或者参数调整出现偏差，导致加工出来的走线超过了误差范围。因为板厂的确需要对走线阻抗进行一定范围的保证，例如±10%甚至±8%。高速先生一度也是这么认为，直到遇到了下面这个由客户自己进行PCB设计然后我司来制板的项目…

今年的某一天，我们一个客户拿着我们加工的板子过来，就开始抱怨说我们板厂加工的阻抗超过了10%的偏差。50欧姆的表层走线他们自己进行阻抗测试时，发现最低的地方只有44欧姆。还给出了他们的“证据”，也就是实测的阻抗结果。

PCB上布线宽度对阻抗的影响

由 cathy 提交于

在进行PCB布线时，经常会发生这样的情况：走线通过某一区域时，由于该区域布线空间有限，不得不使用更细的线条，通过这一区域后，线条再恢复原来的宽度。走线宽度变化会引起阻抗变化，因此发生反射，对信号产生影响。

那么什么情况下可以忽略这一影响，又在什么情况下我们必须考虑它的影响？

有三个因素和这一影响有关：

1、阻抗变化的大小；

2、信号上升时间；

3、窄线条上信号的时延。

首先讨论阻抗变化的大小，很多电路的设计要求反射噪声小于电压摆幅的5%（这和信号上的噪声预算有关），根据反射系数公式：

<center>ρ=（Z2-Z1)/(Z2+Z1)=△Z/(△Z+2Z1）≤5%</center>

可以计算出阻抗大致的变化率要求为：△Z/Z1≤10%你可能知道，电路板上阻抗的典型指标为+/-10%，根本原因就在这。

PCB板设计阻抗匹配、零欧姆电阻的作用你是否完全掌握？

cathy /

<strong>阻抗匹配</strong>

阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。

根据接入方式阻抗匹配有串行和并行两种方式；根据信号源频率阻抗匹配可分为低频和高频两种。

<center><img src="http://mouser.eetrend.com/files/2020-03/wen_zhang_/100048089-92075-1.pn…; alt=“” ></center>

<strong>高频信号一般使用串行阻抗匹配</strong>

串行电阻的阻值为20~75Ω，阻值大小与信号频率成正比，与PCB走线宽度成反比。

在嵌入式系统中，一般频率大于20M的信号且PCB走线长度大于5cm时都要加串行匹配电阻，例如系统中的时钟信号、数据和地址总线信号等。串行匹配电阻的作用有两个：

PCB设计中叠层算阻抗时需注意的四大事项

cathy /

在高速PCB设计流程里，叠层设计和阻抗计算是登顶的第一梯。阻抗计算方法很成熟，不同软件的计算差别不大，相对而言比较繁琐，阻抗计算和工艺制程之间的一些"权衡的艺术"，主要是为了达到我们阻抗管控目的的同时，也能保证工艺加工的方便，以及尽量降低加工成本。

计流<center><img src="http://mouser.eetrend.com/files/2020-01/wen_zhang_/100046868-87973-1.pn…; alt=“” width="600"></center>

下面我们总结了一些设计叠层算阻抗是的注意事项，帮助大家提高计算效率。

【工程师博客】精确测量阻抗所面临的挑战

由 cathy 提交于

<strong><font color="#FF0000">作者：Gustavo.Castro</font> </strong>

需要测量阻抗（电路中电压和电流之间的关系）的应用需求持续增加，因此，ADI开发了多款阻抗测量IC，如AD5933和ADuCM350，这些产品获得了广泛的市场认可。然而，这些器件并不能满足所有应用的需求，设计人员仍然面临着使用标准组件设计这种测量能力的挑战。其中一些人面对这些选择和挑战可能会有点无所适从。

<center><img src="http://mouser.eetrend.com/files/2019-05/博客/100042828-68481-c1.png&quot; alt=“” ></center>

【视频】电子电路基础知识--共射放大电路的阻抗与密勒效应

cathy /

本视频将为大家讲解下有关共射放大电路的阻抗与密勒效应的失真的详细内容。

<center><video autoplay="" controls="" name="media" style="width:600px;"><source src="http://edu.21ic.com/uploads/techvideo/a201609/765.mp4&quot; type="video/mp4" /></video></center>

不了解干扰特性和阻抗特性？那么EMI滤波器设计就不完美了！

cathy /

随着电子技术的发展，电磁兼容性问题成为电路设计工程师极为关注和棘手的问题。 根据多年的工程经验，大家普遍认为电磁兼容性标准中最重要的也是最难解决的两个项目就是传导发射和辐射发射。为了满足传导发射限制的要求，通常使用电磁干扰(EMI)滤波器来抑制电子产品产生的传导噪声。但是怎么选择一个现有的滤波器或者设计一个能满足需要的滤波器？工程师表现得很盲目，只有凭借经验作尝试。首先根据经验使用一个滤波器，如果不能满足要求再重新修改设计或者换另一个新的滤波器。因此，要找到一个合适的EMI滤波器就成为一个费时且高成本的任务。

<strong>电子系统产生的干扰特性</strong>

解决问题首先要了解电子系统产生的总干扰情况，需要抑制多少干扰电压才能满足标准要求?共模干扰是多少，差模干扰是多少?只有明确了这些干扰特性我们才能根据实际的需要提出要求。

从被测物体的电流路径来看，干扰信号回流路径可能通过地线，或者通过其它电网，如图1所示。通过地线的干扰电流在电源网上产生同相位的共模干扰电压。通过其它线在两根电源线上产生反相的差模干扰电压。干扰电流的路径如图2所示。

PCB阻抗受控的通孔设计

cathy /

要想保持印制电路板信号完整性，就应该采用能使印制线阻抗得到精确匹配的层间互连（通孔）这样一种独特方法。 随着数据通信速度提高到3Gbps以上，信号完整性对于数据传输的顺利进行至关重要。电路板设计人员试图消除高速信号路径上的每一个阻抗失配，因为这些阻抗失配

要想保持印制电路板信号完整性，就应该采用能使印制线阻抗得到精确匹配的层间互连（通孔）这样一种独特方法。

随着数据通信速度提高到3Gbps以上，信号完整性对于数据传输的顺利进行至关重要。电路板设计人员试图消除高速信号路径上的每一个阻抗失配，因为这些阻抗失配会产生信号抖动并降低数据眼的张开程度——从而不仅缩短数据传输的最大距离，而且还将诸如SONET（同步光网络）或XAUI（10Gb附属单元接口）等通用抖动规范的余量降到最低程度。

由于印刷电路板上的信号密度的提高，就需要更多的信号传输层，而且通过层间互连（通孔）实现传输也是不可避免的。过去，通孔代表一种产生信号失真的重要来源，因为其阻抗通常大约为25~35Ω。这么大的阻抗不连续性会使数据眼图的张开程度降低3dB，并会依据数据速率大小而产生大量的抖动。结果，电路板设计人员要么尝试避免在高速线路上使用通孔，要么尝试采用新技术，例如镗孔或盲孔。这些方法虽然有用，但却会增加复杂度并大大提高电路板成本。

订阅 阻抗

阻抗