UltraScale+

本文将着重介绍 GT PLL 相关参数的计算方法并且通过GT Wizard创建工程验证计算结果。

在本博客中，我们将介绍使用 Aurora 6466b 协议实现 AMD UltraScale+™ FPGA 与 AMD Versal™ 自适应 SoC 的对接。

VadaTech推出其最新的 PCI594 FPGA 模块，基于 Xilinx VU13P UltraScale+™ FPGA 架构，具备 超过 12,000 个 DSP 单元、360 Mb UltraRAM 以及 3,780K 逻辑单元

AMD Power Design Manager 2025.1 版（PDM）现已推出——增加了对第二代 AMD Versal™ AI Edge 和 第二代 Versal Prime 系列的支持

在 UltraScale/UltraScale+ 中引入了 RXTX_BITSLICE。该原语用于捕获和接收 XPIO IOB。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

该系列器件采用先进互连架构，搭配出色外设以及高质量散热封装，为您的成本敏感型应用带来卓越性能。选择适合您当前和未来需求的器件。

随着现在FPGA工作的时钟频率越来越高，高速接口越来越多，即便容量达到十几Mb的数量级

Abaco Systems 基于AMD-赛灵思抽象 Shell 设计流程推出硬件开发套件（ HDK ），将 DFX 技术推向更高水平，使其可以向最终客户交付预编译且时序收敛的 Shell，从而助力其促进协作、提高编译效率、降低许可成本。