Vitis

基于Vitis Model Composer进行AI Engine（AIE）开发，核心优势体现在AIE专属优化、开发流程简化、灵活的适配性、高效验证及量产适配等方面

AMD Vitis™统一软件平台 2025.2 版现已推出，此版本为使用 AMD Versal™ AI Engine 的高性能 DSP 应用提供了更出色的设计环境，还增强了仿真功能以加快复杂设计。

Vitis 嵌入式设计教程旨在提供有关创建嵌入式设计的信息。了解如何在 AMD 自适应 SoC 和 MicroBlaze 软核处理器上构建和使用嵌入式操作系统和驱动程序。

您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis™ Unified IDE 中使用 SDT 维护来自 XSA 的硬件元数据。

随着 AMD Vitis™ 统一软件平台 2021.2 的发布，Vitis 引入了一个 Tcl 脚本，用于在应用程序运行的特定时间点协助查找栈和堆的内存使用情况。

AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。

了解 AMD Vitis 平台中的功能仿真（VFS） 如何帮助验证逻辑正确性、优化设计行为，以及简化从仿真到硬件部署的流程。

本视频介绍了 GitHub 基础知识，讲解了 AMD Vitis DSPLib，并重点介绍了相关实现教程。

本篇博文演示了在 ZCU208 评估板上运行简单的 RFDC 示例的不同 Vitis™ 流程。此处使用的是 xrfdc_read_write_example，但并不限制您实现自己的应用

以（YT8531DH为例），本文针对VITIS无法支持的以太网芯片的LWIP库修改方法。